![Cadence Concept-HDL&Allegro原理图与电路板设计](https://wfqqreader-1252317822.image.myqcloud.com/cover/863/653863/b_653863.jpg)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
第7章 工程变更
7.1 复制原有项目
1.工程复制功能
(1)在项目管理器窗口,选择File→Copy Project命令。设置如图7-1-1所示,单击Next命令。
(2)弹出提示对话框,单击OK按钮继续。设置如图7-1-2所示,单击Next按钮。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0092-01.jpg?sign=1738885891-UcnOINDGmz6cucFd7CCOputg8P2Vn2no-0-393a0457bdc0d875fabf0c4be453d72e)
图7-1-1 程序信息
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0092-02.jpg?sign=1738885891-x25RjUGqJzO3BPzT3jSrVOdoXjEBgTVC-0-5f0b8b82d5ab24a0453bd09ed44b3684)
图7-1-2 设计信息
(3)消息如图7-1-3所示,单击Finish按钮。
(4)阅读信息提示,选择Tools→Setup命令和File→Save Hierarchy命令复制工程。单击OK按钮继续操作。
(5)单击Done按钮关闭复制窗口。
(6)在项目管理器中,选择File→Close命令。
2.打开工程副本
(1)单击Open Project打开工程副本,即User1/ftb/pcbxxx_rev1/pcbxxx_rev1.cpm文件。
(2)在项目管理器中,单击Setup按钮。
(3)在Project Setup窗口的Global选项卡,查看新工程的名称,定位和设计的重新命名反映在工程副本里,如图7-1-4所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0092-03.jpg?sign=1738885891-wIS0pOEAVDYejj89TIWGUqGprZDhRj7w-0-75a97ed88c5fe74fb998c9743171aab9)
图7-1-3 信息提示
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0092-04.jpg?sign=1738885891-VE5nG2fKIvZAJxUqqA1KMNM4pN04xCfr-0-cd254d827b56232108e0e9bedf94179c)
图7-1-4 Global选项卡
3.重新导入元件库
(1)单击Edit按钮更改cds.lib文件定义。
(2)更改classlib库的定义,如图7-1-5所示。保存并退出文件。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0093-01.jpg?sign=1738885891-wk62al59ekR9R5sE01s5FNEpu63G6DKI-0-bad0c9e459407c640fae4e9b94c5071c)
图7-1-5 更改classlib库的定义
(3)单击Yes按钮继续操作,单击OK按钮退出Project Setup窗口。
(4)单击Design Entry,在原理图编辑器窗口,设计名称显示为root_rev1.sch.1.1。
(5)选择File→Save Hierarchy命令,保存工程。
(6)选择Text→Update Sheet Variables命令,放大右下角,设计的名称显示在标题栏(root_rev1)。